⑩日本国特許庁(JP)

① 特許出顧公開

◎ 公開特許公報(A) 平1-194042

®Int. Cl. 4

 44公開 平成1年(1989)8月4日

G 08 F 12/08 12/12 320

7010-5B F-7010-5B

審査請求 未請求 請求項の数 3 (全11頁)

◎発明の名称 デイ

デイスクキャッシュ制御方式

②特 顕 昭63-18991

②出 顧 昭63(1988) 1月29日

多森明 表 東田

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 顧 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 山谷 暗築

明福書

1. 発明の名称 ディスクキャッシェ制御方式

2. 特許請求の範囲

(1) データを格納したディスクデバイス (1)

上位(3)に接続され、且つ下位に数ディスク デバイズ(1)を接続し、キャッシュメモリ都 (2 a)と数キャッシュメモリ部(2 a)の管理 テーブル(2 b)とを含むコントローラ(2)と ホオル、

接上位(3)からのアクセスアドレス情報により禁管選テーブル(2·b)を探索し、要求データが該キャッシュメモリ部(2 a)にある時は、該キャッシュメモリ部(2 a)をアクセスするディスクキャッシュ制御方式において、

抜管理テーブル (2 b) を、該アドレス情報の 一部をキー値とし、該キー値毎に管理プロックを 割り振って構成し、 酸キャッシュメモリ都(2 a)を除キー値毎に 領域分割して利用することを

特徴とするディスクキャッシュ制御方式。

(3) データを指摘したディスクデバイス(1) と、

上位 (3) に接続され、且つ下位に該ディスク デバイス (1) を接続し、キャッシェメモリ部 (2 a) と該キャッシュメモリ部 (2 a) の管理 テーブル (2 b) とを含むコントローラ (2) と を有し、

接上位(3)からのアクセスアドレス情報により禁管理テーブル(2 b)を探索し、要求データ が終キャッシュメモリ部(2 a)にある時は、接 キャッシュメモリ部(2 a)をアクセスするディ スクキャッシュ製御方式において、

切類数定時に、該ディスクデバイス (1) の指定された領域を該キャッシュメモリ部 (2 a) に該み込んでLRU制御の対象外として確保してお

波キャッシェメモリ部(2 a)の残余の領域を

特勝平1-194042(2)

旅管理テーブル (2 b) によって管理して利用するようにしたことを

特徴とするディスクキャッシュ制御方式。

② データを権納したディスクデバイス(1) と、

上位(3) に接続され、且つ下位にディスクデバイス(1) を接続し、キャッシュメモリ部(2 a) と核キャッシュメモリ部(2 a) の管理テーブル(2 b) とを含むコントローラ(2) とを有し、

接上位 (3) からのアクセスアドレス情報によ り該管理チーブル (2 b) を探索し、

要求データが抜キャッシュメモリ部 (2 a) に ある時は、抜キャッシェメモリ部 (2 a) をアク セスするディスクキャッシュ制御方式において、

球管理テーブル (2 b) を、該アドレス情報の 一部をキー値とし、該キー値毎に管理プロックを 割り扱って構成し、

初期設定時に、垓キャッシュメモリ部 (2 a) に終ディスクデバイス (1) の指定された領域を 読み込んでLRU装御の対象外として確保してお

接キャッシュメモリ部(2 a)の残余の領域を 各キー値毎に領域分割して利用することを

特徴とするディスクキャッシェ制御方式。

3. 発明の詳細な説明

(四次)

极更

産業上の利用分野

従来の技術 (第8223、第923)

発明が解決しようとする課題

謀騒を解決するための手段 (第1図)

作用

実施例

(2)一実施例の構成の説明

(第2國、第3國、第4國)

(b) 一実施製割り振り処理の説明

(第5四、第6回)

(c) 一実施例リード/ライト処理の裁明

(第8國、第7國)

(d) 他の実施例の説明

発明の効果

(報要)

ディスクデバイス中のデータの内参展頻度の高 いデータをキャッシュメモリに複写しておくディ スクキャッシュ装置において、

アクセスが集中してもキャッシェメモリの利用 効率が低下することなく、ヒット率を向上しうる ディスクキャッシュ制御方式に関し、

高速処理とヒット率の向上とを両立することを 質的とし、

データを権納したディスクデバイスと、上位に接続され、且つ下位にはディスクデバイスを接続し、キャッシュメモリ部と除キャッシェメモリ部の管理テーブルとを含むコントローラとを有し、該上位からのアクセスアドレス情報によりは管理テーブルを探索し、要求データが該キャッシュメモリ部にある時は、後キャッシュメモリ部モアク

セスするディスクキャッシェ関揮方式において、 該管理テーブルを、該アドレス情報の一部をキー 値とし、該キー値毎に管理プロックを割り振って 構成し、該キャッシュメモリ部を該キー値毎に領域分割して利用すること、又はディスクデバイス の指定された領域をキャッシュメモリ部に読み込 んでもRU制御の対象外として確保しておき、キャッシュメモリ部の残余の領域を管理チーブルに よって管理して利用するようにした。

(直蒙上の利用分野)

本発明は、ディスクデバイス中のデータの内参 照額度の高いデータをキャッシュメモリに複写し ておくディスクキャッシュ装置において、アクセ スが集中してもキャッシュメモリの利用効率が保 下することなく、ヒット率を向上するようにした ディスクキャッシュ制御方式に関する。

近年のプロセッサ (CPU) の性能向上に伴い、 ギガバイト以上の大容量の記憶装置をサポートす るシステムが開発されており、アクセスの集中に

持開平1-194042(3)

よるレスポンス時間の増大がシステム性能上ネックとなっている。

この対策として、キャッシュメモリを付加した ディスクキャッシュ制御を採用することが一般的 である。

ディスクキャッシュの動作原理は、ホストからの磁気ディスク装置上のデータへのアクセスの個りを利用して、参照競技の高いアータを磁気ディスク制御装置内に付加されたキャッシュメモリに複写することにある。この複写したデータへの再アクセスの際には、磁気ディスク上のデータをアクセスする代わりに、キャッシュメモリからの直接転送によって高速アクセスを実現する。

キャッシュメモリ上のデータはしRU(Least Recently Based)アルゴリズムにもとづき入れ替え られる。

したがって、その時点でアクセス頻度の高いデータがキャッシュメモリ上に保持される。このデータへのホストからのアクセス要求に対してはキャッシュメモリから転送でき、磁気ディスクのア

クセスに伴うメカニカルな動作を不要とする。これによって、I/O応答時間が短縮できるので、アクセス頻度が増加しても、I/Oの応答時間は
さほど増加しない。

このようなディスクキャッシュの性能は、金ア クセス中のヒット率(キャッシュメモリにデータ が存在する確率)によって大きく左右されること から、特にキャッシュメモリの有効利用を実現し、 ヒット率を向上できる技術が求められている。

(従来の技術)

第8園はディスクキャッシュの説明図である。 図中、1はディスクデバイス、2はコントロー ラ、2 a はキャッシュメモリ部、2 b は管理テー ブル、3は上位(ホスト)である。

データのリード時は、第8図(A)に示すように、上位であるCPU3の要求するリードデータについて管理テーブル2bを禁棄し、ヒット(データ存在)、ミスヒット(データ不存在)の制定を行い、ミスヒットならディスクデバイス1から、

ヒットならキャッシュメモリ都2aからデータを 転送する。

又、ミスヒットなら、キャッシェメモリ部2a に新たに領域を割り付け、要求されたデータをディスクデバイス1からキャッシェメモリ部2aに 転送格納しておく。

一方、データのライト時は、第8回 (B) に示すように要求されたライトデータの全てについて管理テーブル2 b を探索し、ヒット、ミスヒットの料定を行い、ヒットならキャッシュメモリ部2 a のデータを更新し、ミスヒットならディスクデバイス1のデータを更新する。

このミスヒットの場合に、キャッシュメモリ部 2 a にミスヒットライトデータの格納域を耐たに 割り付け権納する方法もある。

このようなディスクキャッシュ制御では、ヒット率向上が最大の課題である。

第3図は従来技術の観明器である。

キャッシェメモリの管理方法として、第9回 (A)に示すセット・アソシアティブ方式と、第 9 図 (B) に示すフル・アソシアティブ方式が知 られている。

セット・アソシアティブ方式は、ディスク装置 1 a ~ 1 n 会体を連続している論理アドレスの領域体にいくつかの観A、B……に分け、キャッシュ メモリ 2 a も対応して分けておき、分割した各々 でマッピングをとりメモリ 2 a を管理するもので あり、管理テーブル 2 b を分割して探索できるため、 高温サーチができる。

又、フル・アソシアティブ方式は、ファイル装置全体で1つの管理テーブル2bによりキャッシュメモリ2aを管理するものであり、メモリ2a を有効利用できる。

又、LRU制御に優先度をつけておき、参照領度の高いデータはキャッシュメモリ2aのメモリ占有優先度を高くしておくようにして、キャッシュメモリ2aから係るデータが違い出され(purge)ないようにして、ヒット率を陶上する方法も知られている(例えば雑誌「日経エレクトロニクス」1985、3、11号第215頁乃至第216頁参照)。

特閣平1~194042(4)

(発明が解決しようとする課題)

しかしながら、キャッシュメモリの管理において、第9図(A)のセット・アソジアティブ方式では、キャッシュメモリ2aの探索(マッピング)処理を高速化できるが、アクセスが分割したある組(機香又は領域)に集中すると、次々としRU制御でキャッシュメモリからデータが違い出され、メモリ2aの有効利用ができず、ヒット率が低下するという問題があった。

又、第9図(B)のフル・アソシアティブ方式では、メモリ2aが予じめ継に分割されていないので、メモリ2aを有効に利用でき、アクセスが集中してもヒット率が向上する反響、管理テーブル2bは一連のもののため、探索(マッピング)処理に時間がかかるという質量があった。

更に、参照観度の高いデータをLRU制御におけるメモリ占有優先度を高いものとしておく方式においては、ヒット率は向上するものの、データのアクセス毎に優先度の数定が必要となり、アク

セス時間が長くなるという問題があった。

本発明は、高速処理とヒット率の向上とを両立 することのできるディスクキャッシュ制御方式を 提供することを目的とする。

(課題を解決するための手段)

第1箇は本発明の順理説明題である。

第1図(A)において、第8図及び第9図で示したものと同一のものは関一の記号で示してある。本発明は、第1図(B)に示すように、管理チーブル2bを、アクセスアドレス管轄の一部をキー値keyとし、キー値体に管理プロックMBを割り扱って排放し、キャッシェメモリ部2aをキー値毎に領域分割して利用するものである。

又、第1関(C)に示すように、初期設定時に、 ディスクデバイス1の程定された領域をキャッシュメモリ部2mに読み込んで、関の斜線の如く、 LRU制御の対象外として確保しておき、キャッシュメモリ部2mの残象の領域(図の斜線外)を 管理テーブル2bによって管理して利用するよう

にしたものである。

更に、第1図(D)に示すように、管理チープル2 b を、アドレス情報の一部をキー値keyとして、キー値毎に管理プロックを割り扱って構成するように、初期数定時に、ディスタデバイス1の措定領域をキャッシェメモリ2 a に読み込んで、図の斜線の如く、LRU制御の対象外として確保しておき、キャッシュメモリ2 a の残余の領域を各キー値毎に領域分割して利用するものである。

(作用)

本発明は、第1に従来セット・アソシアティブ 方式として一連の連続アドレス年に、メモリ2 a を領域分割したものを、アドレスの一部をキー値 とし、キー値毎にメモリ2 a 領域分割するように した。

これによって、一連の連続アドレスのデータは キー値で不連続な領域に分割して管理されるので、 アクセスがディスクデバイスのある機器や領域に 集中しても、特定のkey値の領域のみが使用され ることなく、分散使用される。

従って、メモリの効率を向上し、又しRU制御によって追い出される可能性が小となるから、ヒット率が向上し、キー値による管理プロックの高速探索との両立を図れる。

第2に、初期設定時に、ディレクトリーや文字パターン等の頻繁にアクセスされるデータをキャッシェメモリ2mに読み込んで、LRU対象外として確保するので、予じめ初期設定時にLRU対象外の設定ができ、アクセス等に係るデータをキャッシェメモリに読み込み且つLRU対象外の制御を行わなくてよい。

使って、アクセス時間を短縮し且つヒット率の 向上を関れる。

第3に、アクセス頻度の高いデータを予じめキャッシュメモリに確保しておき、残余の領域をキー値毎に領域分割するので、アクセス競皮を反映 したメモリの最適な領域振り分けができ、高速探 像とヒット率向上を実現できる。

特閒平1-194042(5)

(実施例)

(a)一実施例の構成の説明

第2回は本発明の一実施例プロック図、第3図 は第2回構成の管理テーブルの構成図である。

図中、第1回、第8回及び第9間で示したものと関一のものは関一の記号で示してあり、20は主制御部であり、マイクロプロセッサ(MPU)で構成され、上位からのコマンド解析処理、コマンド実行処理等をプログラムの実行によって行うもの、21はキャッシュコントローラであり、キャッシュメモリ2mのページ管理、探索処理、LRU処理等を行うものである。

2 2 はシステムパスコントローラであり、システムパス4に接続され、上位(本体システム)3 とコマンド、データのやりとりを行うもの、2 3 は入出力コントローラ(IOC)であり、ディスクデバイス1 a ~ 1 n との入出力制御をするもの、2 4 はR A M (ランダムアクセスメモリ)であり、第 3 図の管理チーブル8 b が設けられるもの、2 5

aは1/Oバスであり、IOC23、シスチムバスコントローラ 2·2 及びキャッシュメモリ 2 0 を接続し、データのやりとりを行うもの、2 5 b はローカルバスであり、制御師(MPU) 2 0、シスチムバスコントローラ 2 2、IOC23、RA

M 2 4 及びキャッシュコントローラ 2 1 を接続し、 コマンド、データのやりとりを行うものである。

キャッシュメモリ 2 a は、R A M (ランダムア クセスメモリ) で排成され、4メガバイト程度の 空番を有するものである。

30は本体側のプロセッサ (CPU) であり、 31はメインメモリであり、32は本体側のシス テムパスコントローラ、33はROM (リードオ ンリーメモリ) である。

第3 脳により管理チーブル 2 b について脱明す

第3回(B)に示すようにアクセスアドレスは、 アクセスするディスク装置機器(ディスクアドレス) daと、モのディスク装置上の結理プロック アドレス&baで構成される。

・キャッシュメモリ2 a の管理サイズとして1 ペ ージを8 プロックとすると、論理プロックアドレス & b a の下位 3 ピットの p b はページ内ナドレスを示し、それ以外はページアドレスを示す。

ここでは、ページアドレスの下位ェビットをキー複keyとして用いる。

管理テーブルをりは、キー値テーブルドTと、 管理プロックMBで構成されている。

キー値テーブルドでは、各キー値keyに対応し、 管理プロックMBの使用中先頭アドレスAus、 未使用先頭アドレスAuI、使用中最終アドレス AuIが設けられている。キー値数mは、『ビットとすると、2°である。

管理プロックMBは、1ページを4キロパイトとすると、キャッシュメモリ2 m は約4メガパイトのため、1024ページに分割されるから、各ページに対応して、1024ケ数けられる。

管理プロックMBは、リンクエリア(次のプロックの連続情報) LAと、格納したデータの属性 (アドレス情報としRU対象外データクイプDT Yか香か等)と、対応するキャッシュメモリ 2 a のパッファ (メモリ) アドレスと、データの有効 衝突とを推論する。

第4四は第2回構成の管理チーブルの説明図である。

ディスクデバイス1a~1nの速域アドレスのベージ領域は、&+1、&+2は、アドレスの一部としてのキー値keyが異なるため、キー値チーブルKTのキー値key「n」、「n+1」、「n+2」に分散して振り分けて格納される。

使って、キャッシュメモリの効率利用、脚ち分 散利用が関れ、高速のテーブルサーチと、アクセ スの集中があっても、ヒット字の向上が関れる。

(b) 一実施例割り振り処理の説明

第5回は本発明の一実施例割り張り処理フロー 図、第6回は本発明の一実施例動作説明図である。

③ 初期設定時に、本体システム3から割り扱 りコマンドが発行されると、アダプタ2では、システムパスコントローラ22を介しMPU20が 受信し、コマンド解析する。

特開平1~194042(6)

MPU20は、キャッシュコントローラ21に 割り振り指示を与える。

キャッシュコントローラ21は、RAM24の管理テーブル2トの全ての管理プロックMBを未使用キューにリンクする。

次に、キャッシュコントローラ21は、本体システム3から割り扱りの特定領域の指定があったかを調べる。

- ③ キャッシュコントローラ21は、特定領域の指定があれば、その指定領域の先額アドレスを認識し、対応する中一値keyを計算する。
- ②・次にキャッシュコントローラ21は、未使用の管理チーブル(ブロック)MBをアダプタ内未使用キューから提得制御する。

キャッシュコントローラ21は、獲得に失敗すると、即ち未使用管理プロックMBが必要数以下 又は奪なら、全ての管理テーブル (プロック) を アダプク内未使用キューにリンクして、異常終了 とする。

◎ 一方、キャッシュコントローラ21は、獲

得に成功すると、「OC23より当接アドレスのディスクデバイス1a~1nのデータを、キャッシェメモリ2aの当該管理プロックの領域に読み込み、格納する。

この時、管理プロックMBのデータ属性として データタイプ指定フラグ(LRU対象外フラグ) TYPを立てておく。

更に、キー値テーブルドTの該当キー値へ当該 管理プロックMBをリンクさせる。

次にキャッシュコントローラ21は、指定領域 の終了かを関べ、指定領域の終了でないと、次の 領域のアドレスをポイントし、スチップ②に関る。

⑥ 一方、キャッシュコントローラ21は、指定領域の終了と判定すると、他の領域が指定されているかを調べ、指定されていれば、スチップ®に戻り、次の領域の彼み込みを行う。

又、指定されていなければ、次の牛ー値keyを ポイントする。

① 次に、キャッシュコントローラ21は、残り未使用管理プロック(テーブル) MBが有るか

を関べる。

来使用テーブルが有れば、そのキー値に来使用 管理プロックを割り振り、次のキー値keyをポイントし、ステップ①の先頭に更る。

未使用テーブルMBがなければ、正常終了する。

② 一方、ステップ②で特定領域の指定がなければ、キー値テーブルドTのキー値key = 0 をポイントし、ステップ①に進む。従って、指定なしでは、第6図(B)のように、各キー値keyに対し、例数の管理プロックMBが割り扱られ、これによって各キー値keyに対するキャッシュメモリ2 a の領域数は同一となる。

逆に、特定領域が指定され、例えば、特定領域がキー値keyの「0」~「n」まで4ブロックづつとすると、第6図(A)に示すように、キー値keyの「0」~「n」に対し、4つのLRU対象外の管理プロックMB、が割り振られ、残余の管理プロックMBはキー値keyの「0」~「m」に均等に割り振られる。

従って、アクセス頻度に応じてキャッシュメモ

リ2まが領域分割されることになる。

(c) 一実施例リード/ライト処理の説明 第6回は本発明の一実施例リード/ライト処理 フロー間である。

① 本体 3 からのコマンドは、システムバス 4 を介しシステムバスコントローラ 2 2 に受付けられ、ローカルバス 2 5 bを介しMPU 2 0 に与えられる。

MPU20は、与えられたコマンドを解析し、リード又はライトコマンド受信と利定すると、キャッシュコントローラ21にキャッシュ制御を命によ

キャッシェコントローラ21では、コマンドに 付随する本体3からのアクセス機器 d a と論理プロックアドレス & b a によりアドレス情報を作成 し且つ第3回(B)のようにキー値keyを計算す

そして、RAM24の管理テーブル2bのキー値テーブルKTから当該キー値keyにリンクされている最初の管理プロックをポイント(指示)す

特別平1-194042(ア)

.

② キャッシュコントローラ 2 1 は、接着キー 値の使用中管理プロックが有るかを使用中先頭ア ドレスAusにより調べ、有ればヒット、ミスピットの制定に進む。

即ち、キャッシェコントローラ21は、リンクされた使用中管理プロックを調べ、当該アドレス 情報に一致するものであるかを調べる。

あれば、ヒットであり、キャッシュメモリ2aの青狭管理プロックの示すパッファアドレスにデータが存在するから、ステップ®のヒット時のデータ転送処理に進む。

逆になければ、ミスヒットであるから、当該参 関した使用中管理プロックMBのデータ属性中の データタイプを調べ、データタイプとしてLRU 対象外の指定でないものを追い出し(purge)管理 プロック機械として保存しておく。又、LRU対 象外の指定のものは、追い出し機械から験外する。 そして、使用中最終チーブル(プロック)まで

調べたかを制定し、量益でなければ、次の管理プ

ロックをポイントし、このステップ®の先頭のヒット、ミスヒット執穿に戻る。

逆に最終チーブルまで調べても、ミスヒットなら、ステップ®に進む。

MPU20は、ヒットであれば、10C2
 3とシステムバスコントローラ22とキャッシュコントローラ21に転送起動をかけ、1/0パス25aを介するコントローラ22とキャッシュメモリ2a及び10C23の転送ルートを指示する。

従って、リードであれば、キャッシュメモリ 2 0 から要求データがシステムパスコントローラ 2 2 へ転送され、更にシステムパス 4 を介し本体 3 のメインメモリ 3 1 へ転送される。

一方、ライトであれば、メインメモリ31から システムパスもを介し与えられたライトデータが システムパスコントローラ22からキャッシュメ モリ20へ転送され、書込まれる。

これとともに I O C 2 3 に ライトデータが転送 され、ディスクデバイス I a ~ I n に書込まれる。 そして、ステップのに進む。

② キャッシュコントローラ21は、スチップ ②で使用中管理プロックなし、又はステップ③で、 ミスヒットと制定すると、道弦キー値keyの未使 用管理プロックがあるかを判定する。

来使用管理プロックがあれば、未使用管理テーブルキェーの先頭のテーブルを獲得し、当該テーブル(プロック)に必要な情報を書込み、ステップ®のミスヒット時のデータ転送処理に進む。

① 一方、スチップ②で未使用管理プロックな しと判定すると、キャッシュコントローラ21は LRUアルゴリズム制額を行う。

即ち、ステップので保存されたLRU貨幣のチーブル(アドレス)があったかを調べる。

なければ、全ての管理プロックはLRU対象外のため、当該キー値keyでのキャッシュメモリの 使用不可のため、ステップののキャッシュメモリ を用いないデータ転送処理に進む。

一方、候補テーブル(アドレス)があれば、コマンドがリードかライトかを調べる。

コマンドがライトなら、パージ (purge)しなく

てもよいから、ステップののキャッシュメモリを 使用しないデータ転送処理に進む。

一方、コマンドがリードなら、当該保存された 管理テーブル(ブロック)を違い出しテーブルと して獲得し、管理ブロックの内容を書き換えて、 ステップ®のミスヒット時のデータ転送処理に進む。

⑤ MPU20は、リードなら、10023に ディスクデバイス1のリード起動を命じる。

そして、システムパスコントローラ 2 2、キャッシュコントローラ 2 1 を転送起動する。

能って、ディスクデバイス1はリード起動され、 リードデータは、IOC23よりI/Oパス25 まを介しキャッシェメモリ2まに与えられ格納さ れるとともに、システムパスコントローラ22へ 転送され、更にシステムパス4より本体3のメイ ンメモリ31へ転送される。

ライトなら、スチップ Φ と同様である。 そして、ステップ Φ に進む。

特閒平1-194042(8)

ステムパスコントローラ22及びIOC28を越動し、転送指示する。

これによってライトなら、システムパスコント ローラ22からI/Oパス25 a よりIOC28 にライトデータが転送され、ディスクデパイス1 に書込まれる。

一方、リードなら、ディスクデバイス 1 からの リードデータが I O C 2 3 より I / O バス 2 5 a よりシステムパスコントローラ 2 2 へ転送され、 システムパス 4 より本体 3 のメインメモリ 3 1 へ 転送される。

● また、ステップ®、®の終了後、当該管理 テーブル(ブロック)MBを該当キー値keyから のリンクの先頭にリンクするようリンクエリア、 先頭アドレス等を書き換え、終了する。

このようにして、アドレスの一部のキー値keyでキャッシュメモリ2 a を分割しているので、連続アドレスのアクセスに対し、分割領域の一部のみが使用されることなく、分散して使用されるから、メモリを有効利用でき且つ一部の領域が集中

使用され、必要なデータがLRU制御で直ちに追い出されることもなく、ヒット率が向上する。 又、キー値key毎に管理プロックをテーチするので、フル・アソシアティブ方式に比し、マッピング処理がほぼ1/key権に短縮でき、高速のマッピング処理が可能となる。

更に、頻繁にアクセスされる領域については、 最初のアクセスからヒットさせることができると ともに、データの違い出しもほかの領域にくらべ 遅くすることができ、初類段定時にまとめて行う ので、通常アクセス時に処理時間が長くなること もなく、ヒット率向上とアクセス時間の短端を図 れる。

このキー値の決定方法及び個数は、キャッシュメモリ 2 a のサイズやキャッシュメモリ中での管理サイズ等の情報で決定すればよく、この実施倒では、キャッシュメモリ 2 a が4メガバイト、管理サイズ (ページ) が4 キロバイトで、1024分割され、キー値は128であり、1つのキー値に8ページ (8管理ブロック) が設定されている。

(d)他の実施側の説明

上述の実施例では、ディスクデバイスを n ケのデバイスで説明したが、1 つであってもよく、ディスクデバイスは磁気ディスクデバイスに張らず、光ディスクデバイス等機械的動作を伴う周知のファイルデバイスを用いることができる。

又、第7図において、ミスヒット時にステップ ②で、ライトコマンドに対し、キャッシェメモリ への格納を行わないようにしているが、リードコ マンドと同様にキャッシェメモリへの格納を行う ようにしてもよい。

更に、第1の請求項においては、初期設定でキャッシュメモリ2mに指定領域を読み込まなくて もよく、第2の請求項においては、従来のセット・アソシアティブ方式等を採用してもよい。

以上本発明を実施例により説明したが、本発明 は本発明の主旨に使い種々の変形が可能であり、 本発明からこれらを排除するものではない。

(発明の効果)

以上説明した様に、本発明によれば、第1にアドレスの連続した領域に対し、キャッシェメモリ2aで振り分けて格納されるので、キャッシェメモリ2aを有効利用でき、アクセスが一部の領域に集中しても、キャッシェメモリ2aに格納したデータが直ぐ追い出されることなく、ヒット率を向上できるとともに、高速のマッピング処理が可能となりアクセス時間も向上するという効果を要する。

第2に、参照額度の高いデータを初期設定時に まとめてキャッシェメモリ2aに読み込んでLR U対象外として確保しておくので、ヒット単が向 上するとともにアクセス毎にLRU削削を行わな くてもよいためアクセス処理を高速化できるとい う効果を実する。

第3に、参照額度の高いデータを予じめしRU 対象外としてキャッシュメモリ2 a に確保してお き、キー値毎に残余の領域を振り分けるので、高 速アクセスとヒット率の向上という効果を得る他

特期平1-194042(9)

代理人弁理士 山 谷 職 集

に、アクセス頻度を反映した領域分割ができ、一 層ヒット率を向上させるという効果も奏する。 3……上位 (本体システム)。

特許出職人

4. 図簿の簡単な説明

第1回は本発明の原理説明図、

第2回は本発導の一実施例プロック図、

第3間は第2匹排成の管理チーブルの排成圏、

第4回は第2回構成の管理チーブルの説明図、

第5回は本発明の一実施倒振り分け処理フロー ^{ma}

第6回は本発明の一実施例動作説明図、

第7回は本発明の一実施費リード/ライト処理

プロー図、

第8回はディスクキャッシェの説明図、


第9週は従来技術の説明図である。


國中、1…ディスクデバイス、

2…コントローラ、


2 ま……キャッシュメモリ部、


2 5 --- 管理チーブル、







特開平1-194042 (10)





特開平1-194042 (11)





-343-

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-194042

(43) Date of publication of application: 04.08.1989

(51)Int.Cl.

G06F 12/08

G06F 12/12

(21)Application number : 63-018991

(71)Applicant : FUJITSU LTD

(22)Date of filing:

29.01.1988

(72)Inventor: IZUMIDA NAOKI

(54) DISK CACHE CONTROL SYSTEM

(57)Abstract:

PURPOSE: To improve a hit ratio without dropping the using efficiency of a cache memory even if accesses are concentrated by using a part of address information in a control table as a key value, allocating a management block to each key value and dividing a cache memory part into areas corresponding to respective key values to use the area.

CONSTITUTION: The control table 2b is constituted of using a part of access address information as a key value and allocating a management block MB to each key value and the cache memory part is divided into areas corresponding to respective key values to use the areas. Thereby, address continuous areas are distributed and stored by/in the cache memory 2a. Consequently, the cache memory can be effectively utilized, and even if accesses are concentrated into a partial area, data stored in the cache memory 2a are not immediately read out and the hit ratio can be improved.

